据闪德资讯获悉，SK海力士封装开发副社长李康旭在人工智能峰会上表示，随着HBM4E、HBM5等新一代产品迭代，客户对定制化系统级封装（SiP）的需求正持续增加。

　　为此，公司提出“HBM B·T·S”概念，分别对应带宽（Bandwidth）、散热（Thermal Dissipation）和空间效率（Space Efficiency）三大方向，旨在灵活满足客户定制需求。

　　在HBM堆叠技术方面，SK海力士已利用自主开发的MR-MUF封装技术实现16层产品堆叠。针对20层及24层产品，公司计划在适当时机引入混合键合技术，以应对JEDEC将HBM4堆叠高度规格放宽至775微米的新标准。

　　在NAND闪存领域，SK海力士正在开发名为“AIP（All-In-Plug）”的全新制造技术。

　　目前业界在生产300层NAND时，需要将其分为100层+100层+100层分别蚀刻孔洞,再通过键合工艺连接。

　　SK海力士最新的321层NAND也采用了三次蚀刻的"三层堆叠"方式，虽然可以稳定制造，但在制造成本和产能方面效率不高。

　　SK海力士表示，AIP技术有望在下一代V11等产品中投入应用，显著减少工序数量并提升生产效率。

　　闪德资讯，一个聚焦关注存储产业供应链和趋势变化的垂直媒体。